Por Canuto  

ASML y TSMC respaldan una hoja de ruta para llevar las fotomáscaras de 6 a 12 pulgadas, una transición que busca permitir la fabricación de chips de inteligencia artificial más grandes y elevar hasta 40% la productividad de las máquinas High NA.
***

  • ASML propone pasar de máscaras de 6 a 12 pulgadas para que sus equipos High NA puedan imprimir chips de IA de mayor tamaño en una sola exposición.
  • TSMC, antes escéptica frente a High NA, cofirmó la iniciativa y prevé emplear esta tecnología en fabricación de alto volumen desde 2030.
  • La transición requerirá coordinar durante años a fabricantes de máscaras, equipos de inspección, pellicules y sistemas de manipulación.

ASML y TSMC respaldaron una hoja de ruta para ampliar el tamaño de las fotomáscaras utilizadas en la fabricación de semiconductores, una decisión que apunta directamente al crecimiento de los chips destinados a inteligencia artificial. La propuesta busca pasar del estándar de 6 pulgadas, usado durante décadas, a máscaras de 12 pulgadas para que las máquinas de litografía High NA puedan exponer en una sola pasada los procesadores más grandes de los centros de datos.

El problema que ambas compañías intentan resolver no es comercial, sino óptico. Los sistemas High NA utilizan óptica anamórfica para alcanzar características más finas, pero ese diseño reduce aproximadamente a la mitad el área que pueden exponer en una sola pasada frente a la generación anterior. Como resultado, un chip de gran superficie tendría que construirse mediante dos exposiciones, con una unión entre ambas que puede afectar el rendimiento de fabricación.

El límite físico de los chips de inteligencia artificial

Los procesadores desarrollados por Nvidia y Google ya rondan los 800 milímetros cuadrados, una dimensión que se encuentra cerca del límite de lo que las herramientas actuales pueden imprimir de una vez. En un equipo High NA, un dado de ese tamaño tendría que ensamblarse a partir de dos exposiciones, lo que introduce una costura y eleva el riesgo de que aparezcan problemas de rendimiento precisamente en la zona de unión.

Una máscara más grande permitiría reducir esa limitación al cubrir una superficie suficiente para exponer el dado completo en una sola operación. La ventaja no consiste únicamente en simplificar el proceso, porque también puede mejorar el rendimiento general de la fábrica al disminuir la necesidad de alinear y combinar exposiciones separadas. Para una industria que fabrica chips de alto valor y enfrenta una demanda creciente por aplicaciones de IA, cada mejora en la cantidad de unidades aprovechables puede tener un efecto relevante.

Marco Pieters, director de tecnología de ASML, afirmó a Reuters que, si la industria logra avanzar de forma coordinada, la productividad de los sistemas podría aumentar 40%. La declaración presenta el beneficio como una posibilidad ligada al éxito colectivo del proyecto, no como una mejora automática que pueda entregar por sí sola una nueva máquina de litografía.

La escala de los procesadores de IA explica por qué la discusión sobre las máscaras dejó de ser un asunto técnico reservado a los proveedores de equipos. A medida que los diseños integran más capacidad de cómputo, memoria y conexiones internas, el tamaño del dado se convierte en una variable que condiciona la eficiencia de toda la línea de producción. El desafío es evitar que el avance de la arquitectura de los chips choque con una infraestructura de exposición que fue diseñada para dimensiones menores.

El giro de TSMC frente a High NA

La participación de TSMC es uno de los elementos centrales del anuncio, debido a que el mayor fabricante de chips por contrato había mostrado el escepticismo más visible frente a la adopción de High NA. Mientras Intel avanzaba primero con estas herramientas, TSMC había expresado dudas sobre el momento adecuado para incorporarlas a sus operaciones. Su decisión de cofirmar la hoja de ruta modifica el equilibrio dentro de la industria.

El presidente y director ejecutivo de TSMC, C.C. Wei, dijo en un comunicado que reunir la experiencia de toda la cadena de valor busca mantener la entrega de tecnología de vanguardia mediante una innovación continua que reduzca las barreras. La formulación subraya que el cambio no depende únicamente del fabricante de escáneres, sino de una red de empresas que debe adaptar materiales, equipos y procedimientos.

Christophe Fouquet, director ejecutivo de ASML, describió una adopción progresiva que comenzaría con las máscaras existentes de 6 pulgadas y más adelante incorporaría las de 12 pulgadas. Ese enfoque permite que la industria avance con las herramientas actuales mientras prepara una alternativa capaz de ampliar la superficie expuesta, aunque también prolonga el periodo de inversión antes de que el nuevo estándar alcance una producción significativa.

TSMC tiene la intención de utilizar High NA en fabricación de alto volumen para nodos avanzados a partir de 2030 empleando las máscaras de 6 pulgadas disponibles. La compañía prevé una línea piloto para máscaras de 12 pulgadas en 2031, mientras que los sistemas preparados para producción en nodos avanzados no se esperan hasta 2033. Por tanto, el proyecto se sitúa a dos generaciones completas de proceso y pretende habilitar chips de IA que todavía no existen.

Una infraestructura que exige coordinación industrial

El cambio de tamaño requiere mucho más que una modificación en el escáner de ASML, porque las máscaras funcionan como infraestructura compartida por numerosos eslabones de la cadena de semiconductores. El plan involucra a proveedores de blancos, fabricantes de pellicules, escritores de máscaras, herramientas de inspección y reparación, además de los sistemas que manipulan estos componentes dentro de las fábricas.

Ninguno de esos grupos depende exclusivamente de ASML, y muchos de ellos compiten por atender a los mismos fabricantes de chips. Por esa razón, el nuevo estándar necesita un consorcio y no simplemente una orden de compra: cada participante tendría que justificar inversiones considerables con la expectativa de que los procesadores continúen creciendo durante la próxima década.

La transición también muestra por qué la adopción de High NA no se mide únicamente por la cantidad de máquinas instaladas. Cada equipo puede costar varias veces más que una herramienta EUV convencional, de modo que su valor industrial depende de que los fabricantes puedan utilizarlo con buenos niveles de productividad y sin crear cuellos de botella en las etapas anteriores o posteriores.

ASML ya intenta aumentar la velocidad de fabricación de sus sistemas porque la demanda vinculada a la IA supera la capacidad productiva de sus plantas, según el contexto presentado por The Next Web. Para la empresa, comprometer a los clientes con una transición de máscaras que solo alcanza su pleno sentido con High NA puede ayudar a convertir una herramienta extremadamente costosa en un estándar habitual antes de que termine la década.

Intel, Samsung y SK Hynix avanzan en paralelo

Intel lleva ventaja en la implementación de High NA, ya que opera estas herramientas en producción y ha enviado procesadores para portátiles fabricados con esa tecnología. La compañía compró equipos en una etapa temprana, cuando cada unidad costaba alrededor de USD $400 millones, una decisión que le permitió avanzar antes que otros fabricantes, aunque con una exposición financiera significativa.

La competencia también se extiende al mercado de memorias, que puede beneficiarse de mejoras en resolución y productividad. Samsung apunta a introducir High NA en la fabricación de DRAM en 2028, mientras SK Hynix evalúa si se suma al consorcio y mantiene el mismo objetivo de producir DRAM con High NA a gran volumen durante ese año.

Estas fechas muestran que la industria no está esperando a que las máscaras de 12 pulgadas estén listas para explorar el potencial de High NA. Los primeros usos pueden apoyarse en las máscaras de 6 pulgadas, mientras los fabricantes, proveedores de materiales y desarrolladores de equipos trabajan para resolver la limitación de superficie que será más visible cuando los diseños de IA alcancen tamaños mayores.

El calendario anunciado obliga a separar dos preguntas que suelen aparecer juntas: cuándo estarán disponibles las máquinas y cuándo podrán generar una ventaja económica clara. Intel ya utiliza High NA en producción, Samsung y SK Hynix apuntan a 2028 para DRAM, y TSMC planea alto volumen desde 2030; las máscaras de 12 pulgadas, sin embargo, tienen una línea piloto prevista para 2031 y sistemas productivos esperados para 2033.

Una apuesta de largo plazo para la industria

La propuesta de ASML y TSMC supone que los chips de IA seguirán creciendo lo suficiente como para justificar una década de gasto de capital coordinado. Esa expectativa es razonable mientras los centros de datos demanden más capacidad de cómputo, pero no elimina los riesgos de diseño, costos, rendimiento y disponibilidad que acompañan cada salto tecnológico en semiconductores.

El beneficio prometido de hasta 40% en productividad depende de que las empresas alineen sus estándares y logren operar las nuevas máscaras sin introducir problemas en otras etapas del proceso. Si los proveedores no pueden fabricar, inspeccionar o reparar componentes de 12 pulgadas con la precisión requerida, una máscara más grande podría trasladar el cuello de botella en lugar de eliminarlo.

Para TSMC, respaldar la iniciativa también ofrece una forma de mantener abiertas sus opciones ante la evolución de los procesadores de IA. La empresa puede comenzar con máscaras de 6 pulgadas en High NA y participar al mismo tiempo en la preparación de una infraestructura de 12 pulgadas, sin comprometerse a utilizar de inmediato una tecnología que todavía requiere años de desarrollo industrial.

ASML, por su parte, obtiene una señal de demanda para equipos cuyo precio y complejidad superan ampliamente a los de la generación convencional. La alianza no garantiza que los chips futuros tendrán el tamaño previsto ni que la transición será rentable, pero establece una dirección común para una industria que necesita preparar hoy la infraestructura con la que fabricará los procesadores de la próxima década.

El proyecto es, en última instancia, una apuesta coordinada por el crecimiento continuo de la inteligencia artificial y por la necesidad de imprimir chips cada vez más grandes sin perder eficiencia. La industria ya decidió trabajar sobre esa posibilidad, aunque todavía deberá demostrar que el salto de 6 a 12 pulgadas puede convertirse en una ventaja productiva real.

Imagen original de DiarioBitcoin, creada con inteligencia artificial, de uso libre, licenciada bajo Dominio Público.

Este artículo fue escrito por un redactor de contenido de IA y revisado por un editor humano para garantizar calidad y precisión.


ADVERTENCIA: DiarioBitcoin ofrece contenido informativo y educativo sobre diversos temas, incluyendo criptomonedas, IA, tecnología y regulaciones. No brindamos asesoramiento financiero. Las inversiones en criptoactivos son de alto riesgo y pueden no ser adecuadas para todos. Investigue, consulte a un experto y verifique la legislación aplicable antes de invertir. Podría perder todo su capital.

Suscríbete a nuestro boletín

Artículos Relacionados