Por Canuto  

Micron planea llevar sus memorias hacia diseños 3D, litografía EUV High-NA y NAND de más de 400 capas, mientras desarrolla productos personalizados para las cargas de trabajo de inteligencia artificial. Su hoja de ruta incluye metas concretas para 2027, aunque varios de los avances más ambiciosos aún no tienen fecha de producción.
***

  • La DRAM 1δ, prevista para producción masiva en la segunda mitad de 2027, apunta a elevar alrededor de 20% la densidad de bits frente a 1γ.
  • Micron desarrolla dos generaciones de DRAM 3D y memoria HBM personalizada, pero todavía no divulga arquitecturas ni calendarios de fabricación para esos productos.
  • La NAND G11 superaría las 400 capas activas y buscaría duplicar la densidad de bits frente a G9; Micron también investiga NAND especializada para IA.

Micron presentó una hoja de ruta que busca extender el escalado de sus memorias DRAM y NAND mediante nuevas técnicas de fabricación, arquitecturas verticales y productos diseñados junto con clientes. El plan combina objetivos cercanos, como la producción masiva de DRAM 1δ en la segunda mitad de 2027, con proyectos aún exploratorios, entre ellos la DRAM 3D y la litografía EUV High-NA.

La apuesta responde a las demandas de los aceleradores de inteligencia artificial, que requieren más ancho de banda, capacidad y eficiencia energética, además de memoria adaptada a cada diseño. Según Tom’s Hardware, el fabricante también contempla NAND con alto rendimiento de E/S y soluciones verticales que acerquen el almacenamiento a los recursos de cómputo.

La ruta de Micron para sostener el escalado de la DRAM

La tecnología DRAM 1γ de Micron ya se fabrica en volumen y fue el primer nodo de la compañía en incorporar litografía EUV. Para la generación siguiente, denominada 1δ, el fabricante reportó que trabaja en elevar los rendimientos y espera iniciar la producción masiva durante la segunda mitad de 2027, con un aumento aproximado de 20% en la densidad de bits respecto de 1γ.

Micron atribuye las mejoras previstas para 1δ a una combinación de CMOS avanzado con compuerta metálica high-k, nuevos materiales, control de procesos a escala de ángstrom y herramientas de fabricación más precisas. La empresa espera que estos cambios contribuyan al rendimiento, la eficiencia energética y los costos, aunque no presentó cifras detalladas para esas variables.

La compañía planea fabricar 1δ en Estados Unidos y utilizar el nodo en productos DDR, LPDDR, memoria gráfica, HBM5, HBM vertical y memoria vertical de inferencia en el borde, o vEIM. Para HBM5, vHBM5 y vEIM, el proceso incluirá características como vías a través del silicio y elementos destinados a mejorar el comportamiento térmico.

Micron tomó una decisión distinta a la de CXMT, Samsung y SK hynix al descartar sus planes de producir DRAM con celdas 4F², pues no ve una ruta viable para seguir escalando esa estructura más allá de sus posibilidades actuales. En su lugar, mantendrá el enfoque en celdas 6F² y combinará nuevas técnicas de fabricación antes de pasar, cuando resulte conveniente en costos y rendimiento, a diseños tridimensionales.

Nuevos procesos, DRAM 3D y lógica más rápida

El nodo 1ε, que sigue a 1δ, utilizará unión de obleas para fabricar estructuras distintas por separado y luego unirlas, una fórmula que podría dar más flexibilidad al diseño de memoria. Micron no ha explicado qué estructuras combinará ni qué mejoras espera en densidad, velocidad o consumo, y tampoco anunció una fecha de producción para esta tecnología.

Más adelante, la generación ζÅ incorporaría litografía EUV High-NA para reducir dimensiones críticas, pero permanece en una fase temprana de desarrollo y la empresa no precisó cuántas capas usarían esa técnica. Micron tampoco indicó una fecha de fabricación masiva; el artículo de Tom’s Hardware estima que el nodo no llegaría antes de 2030, después de los planes de Samsung y SK hynix para 2028.

La generación ηÅ es el horizonte más lejano de la hoja de ruta de DRAM planar y continúa en fase de exploración. Micron prevé que, después de adoptar EUV High-NA, otros materiales y métodos de escalado ayuden a reducir transistores y capacitores, pero no identificó los materiales ni detalló qué cambios introducirían en las estructuras de los dispositivos.

En paralelo, la compañía desarrolla dos generaciones de DRAM 3D, llamadas por ahora 3D1 y 3D2, que usarían la dimensión vertical para colocar más celdas en una superficie determinada. Micron no divulgó arquitecturas, cantidad de capas, objetivos de densidad ni fechas de producción: su criterio declarado es introducirlas cuando puedan competir con la DRAM convencional tanto en costo de fabricación como en rendimiento.

La hoja de ruta también abarca la circuitería periférica: Micron prevé varias generaciones de CMOS para DRAM con transistores de compuerta metálica high-k y, posteriormente, dos generaciones de CMOS 3D. La compañía calcula que estos avances podrían multiplicar por más de diez el rendimiento de su lógica CMOS entre 2020 y 2030, una mejora que ayudaría a responder a las exigencias de ancho de banda y energía de los sistemas de IA.

Memoria personalizada para aceleradores y centros de datos

A partir de HBM4E, Micron ofrecerá memoria de alto ancho de banda estándar y personalizada, una línea que luego incluiría HBM5E, vHBM y vEIM adaptados a clientes. En los productos personalizados, la empresa contempla reducir el ancho de E/S o integrar lógica adicional en el dado base de la memoria, con el objetivo de liberar espacio en el acelerador y ajustar rendimiento y consumo a cada arquitectura.

Scott DeBoer, presidente y director de tecnología y productos de Micron, explicó que algunas funciones lógicas que suelen residir en un circuito ASIC podrían trasladarse al dado base de la memoria para acercarlas a los datos. La firma planea emplear procesos avanzados de fundición para estos componentes, aunque escogerá el nodo según los requisitos del cliente y el costo; para HBM4E, prevé que harán falta tecnologías CMOS más avanzadas.

El proyecto vHBM propone apilar memoria directamente sobre un ASIC o una CPU, en vez de ubicarla junto al procesador en un intercalador. La arquitectura podría elevar el ancho de banda y reducir la latencia, pero también complica la entrega de energía y la disipación de calor, por lo que Micron estudia unión híbrida, disipadores integrados y diseños que consideren las condiciones térmicas.

Micron anticipa que vHBM y HBM convencional podrían coexistir en algunos sistemas: la primera aportaría el máximo ancho de banda y la segunda cubriría la necesidad de capacidad. La vEIM, por su parte, priorizaría la eficiencia energética en inferencia en el borde; la primera generación apunta a unos 2 TB/s de ancho de banda, una cifra similar a HBM4, y menos de 1 picojulio por bit transferido.

La personalización también se extiende a memorias de uso más amplio. Micron colabora con Meta en LPDDR6 para centros de datos, con énfasis en fiabilidad, mantenimiento y disponibilidad, y calcula que esa generación reduciría alrededor de 35% el consumo frente a LPDDR5; además, trabaja con clientes principales en DDR6, cuyo objetivo de ancho de banda equivale al doble del DDR5.

DeBoer describió un modelo de colaboración que comienza en la definición del producto y continúa con diseño conjunto, desarrollo, validación y producción en volumen. Según el ejecutivo, esta relación es distinta a la que Micron mantenía con sus clientes hace tres o cuatro años, pues ahora busca adaptar las características de memoria, lógica, empaquetado y gestión térmica a las necesidades de cada aplicación.

NAND de más de 400 capas y almacenamiento especializado para IA

La próxima 3D NAND G11 de Micron, también identificada como N170, marcará un cambio respecto de G9, o N160. La empresa planea elevar de 276 a más de 400 las capas activas, incorporar unión de oblea sobre oblea y reducir el paso de las celdas, con la expectativa de duplicar la densidad de bits frente a G9.

Para dispositivos TLC, el artículo de Tom’s Hardware relaciona ese objetivo con un salto aproximado de 21 Gb/mm² a 42 Gb/mm², sujeto a que la tecnología alcance rendimientos maduros. Micron también apunta a una mejora de 50% en la velocidad de E/S respecto de G9, equivalente a una tasa potencial de unos 5.400 MT/s, y a reducir más de 25% la energía de transferencia por bit.

La unión de oblea sobre oblea separa la fabricación de los arreglos de memoria de la de los circuitos de periferia y E/S, para luego conectar ambos componentes. Micron espera iniciar la producción masiva de G11 en la segunda mitad de 2027; si la tecnología alcanza buenos rendimientos, la mayor densidad podría reducir los costos de fabricación por bit.

Después de G11, la compañía pretende seguir aumentando capas y reduciendo las dimensiones de las celdas, un enfoque que describe como escalado en los ejes XYZ. Micron investiga materiales de alta movilidad y arquitecturas de celdas más densas, además de rutas de datos y circuitos más eficientes, pero no ha identificado los materiales ni fijado metas cuantitativas para las generaciones posteriores.

La empresa desarrolla dos variantes de NAND enfocadas en inteligencia artificial. La primera prioriza las operaciones aleatorias de entrada y salida mediante diseños basados en SLC y bloques pequeños, dirigidos a búsquedas vectoriales, análisis de grafos y gestión de contexto; Micron plantea configuraciones de entre 25 millones y 100 millones de IOPS y espera lanzar productos con este enfoque en los próximos dos años.

La segunda variante prioriza el ancho de banda y explora pilas NAND verticales conectadas mediante vías a través del silicio, con un dado base lógico cerca de los aceleradores. Micron no considera suficiente colocar estas pilas en el perímetro de una GPU y busca alternativas para acercarlas al cómputo sin ocupar ese valioso espacio, aunque reconoce que el costo exige trabajar con clientes para alcanzar una propuesta comercial adecuada.

Estas arquitecturas especializadas complementarían la hoja de ruta tradicional de SSD de Micron, que contempla unidades con capacidades de hasta 512 TB en el futuro previsible. En conjunto, la estrategia combina avances con fechas previstas, como 1δ y G11, y proyectos todavía sin calendario, por lo que la compañía aún debe demostrar que las mejoras de densidad, eficiencia y rendimiento pueden convertirse en productos fabricables a escala.


ADVERTENCIA: DiarioBitcoin ofrece contenido informativo y educativo sobre diversos temas, incluyendo criptomonedas, IA, tecnología y regulaciones. No brindamos asesoramiento financiero. Las inversiones en criptoactivos son de alto riesgo y pueden no ser adecuadas para todos. Investigue, consulte a un experto y verifique la legislación aplicable antes de invertir. Podría perder todo su capital.

Suscríbete a nuestro boletín

Artículos Relacionados