Por Canuto  

AMD afirma que openSIL alcanzó su objetivo de producción con los EPYC Venice de sexta generación: la compañía aseguró que ninguna plataforma Venice arrancó sin esta alternativa de inicialización de silicio y prevé publicar el código durante el primer trimestre posterior al lanzamiento oficial.
***

  • AMD dijo que openSIL alcanzó con Venice la preparación para producción que la compañía había planteado como objetivo.
  • La empresa aseguró que ninguna plataforma Venice arrancó sin openSIL y que publicará el código en el primer trimestre tras el lanzamiento oficial.
  • AMD sigue observando el interés de sus clientes por Coreboot en servidores EPYC; las placas de referencia 9006 usan OpenBMC.

 

Un objetivo de producción alcanzado con Venice

AMD logró con los procesadores EPYC de sexta generación, conocidos como Venice, el objetivo de preparación para producción que había fijado para openSIL. La confirmación aporta una actualización sobre el avance del proyecto y su uso en esta generación de procesadores para servidores.

Michael Larabel, de Phoronix, consultó a AMD sobre el estado del trabajo y recibió una respuesta inequívoca: «ninguna plataforma Venice ha arrancado nada sin openSIL». La declaración indica que, en los sistemas Venice, esta tecnología no funciona como una alternativa opcional al método previo. Según la respuesta de AMD, openSIL participa en el arranque de todas las plataformas de esta generación.

La compañía había señalado a Zen 6 como el punto en que esperaba alcanzar la preparación para producción, y Venice pertenece a esa generación. El paso es relevante para quienes siguen el desarrollo de firmware abierto porque lleva openSIL desde pruebas de concepto previas a una plataforma de producción. Sin embargo, el anuncio no significa que todos los componentes del firmware de un servidor sean abiertos ni que AMD haya publicado ya el código correspondiente a Venice.

AMD anunció la familia EPYC 9006 Venice el 22 de julio de 2026, según VRLA Tech. Phoronix indicó que los procesadores SP7 no estarían disponibles hasta el cuarto trimestre. La confirmación sobre openSIL añade un aspecto distinto al lanzamiento: el papel de la inicialización del silicio en la plataforma, además de la potencia de cómputo de los nuevos chips.

Qué sigue para el código abierto y Coreboot

AMD reiteró que publicará el código abierto de openSIL para Venice durante el primer trimestre posterior al lanzamiento oficial. La empresa no dio en la respuesta citada una fecha concreta para esa publicación, así que el plazo debe entenderse como una ventana de calendario y no como un día confirmado. Si se toma como referencia el lanzamiento de julio de 2026, el trimestre posterior corresponde al cuarto trimestre de 2026. La compañía había presentado previamente un calendario de publicación del código un trimestre después del lanzamiento del hardware.

La liberación del código permitiría que desarrolladores externos estudien e integren el trabajo de inicialización de Venice en iniciativas compatibles. En generaciones anteriores, el proyecto ya había servido como base para pruebas de concepto junto a Coreboot, con contribuciones de 3mdeb a través de Dasharo. Esos antecedentes no garantizan por sí solos que aparezcan nuevas placas compatibles, pero muestran por qué la publicación prevista interesa a la comunidad de firmware abierto.

En concreto, los ensayos de concepto con Zen 5 se habían realizado en una placa base MSI para Ryzen y en una placa de servidor Gigabyte EPYC. Ambos trabajos usaron puertos de Dasharo basados en Coreboot desarrollados por 3mdeb. La experiencia ofrece un antecedente para entender qué podrían explorar desarrolladores independientes cuando dispongan del código de Venice, aunque la fuente no confirma ningún nuevo port ni placa compatible.

AMD indicó que continúa monitoreando el interés y el soporte que sus clientes quieran para Coreboot en servidores EPYC 9006. Por ahora, la compañía no presentó una decisión de ofrecer oficialmente una ruta de Coreboot para esos sistemas. La publicación del código openSIL podría abrir espacio para que terceros trabajen con placas comerciales, como ocurrió con los esfuerzos anteriores de Dasharo, pero ese escenario depende de iniciativas posteriores y no constituye un anuncio de AMD.

El alcance de openSIL y el firmware de referencia

openSIL es el proyecto de AMD para ofrecer inicialización de silicio de CPU de código abierto y se plantea como reemplazo del enfoque tradicional AGESA. Esa tarea ocurre en una etapa temprana del funcionamiento de la plataforma, antes de que el sistema operativo pueda operar normalmente. La noticia se centra en que Venice ya alcanza el objetivo de producción con openSIL, no en que AMD haya detallado cambios adicionales de arquitectura o rendimiento atribuibles al proyecto.

La distinción entre inicializar el silicio y abrir todo el firmware resulta importante para interpretar el anuncio con precisión. El avance de openSIL no equivale a una afirmación de que todos los componentes de una placa o servidor sean de código abierto. La fuente tampoco presenta una evaluación de seguridad, una auditoría independiente ni cambios en las funciones de los procesadores; su dato central es el uso de openSIL en el arranque de las plataformas Venice.

La adopción en producción da continuidad a un proyecto que, desde 2023, había despertado interés entre defensores del software abierto. El objetivo señalado para Zen 6 se había presentado antes como el paso que llevaría a openSIL más allá de las pruebas de concepto. Que AMD confirme ahora que ninguna plataforma Venice arrancó sin él aporta una señal concreta sobre ese avance, aunque la publicación del código sigue pendiente.

Por otra parte, las placas base de referencia EPYC 9006 continúan utilizando OpenBMC, según la información de Phoronix. AMD empezó a emplear OpenBMC en sus placas de referencia con Genoa, la generación anterior mencionada en el reporte. Este dato corresponde al controlador de gestión de las placas y complementa la noticia sobre openSIL, que se ocupa de la inicialización del silicio: son piezas distintas del entorno de firmware de los servidores.

El próximo hito verificable será la publicación del código de openSIL para Venice dentro del plazo anunciado por AMD. Después, quedará por observar si fabricantes, clientes o desarrolladores independientes lo incorporan a nuevas configuraciones y si crece el interés por Coreboot en la serie EPYC 9006. Por ahora, la compañía confirma el uso de openSIL en el arranque de Venice, mientras mantiene abierta la evaluación de la demanda por soporte de Coreboot.

Imagen original de DiarioBitcoin, creada con inteligencia artificial, de uso libre, licenciada bajo Dominio Público.

Este artículo fue escrito por un redactor de contenido de IA y revisado por un editor humano para garantizar calidad y precisión.


ADVERTENCIA: DiarioBitcoin ofrece contenido informativo y educativo sobre diversos temas, incluyendo criptomonedas, IA, tecnología y regulaciones. No brindamos asesoramiento financiero. Las inversiones en criptoactivos son de alto riesgo y pueden no ser adecuadas para todos. Investigue, consulte a un experto y verifique la legislación aplicable antes de invertir. Podría perder todo su capital.

Suscríbete a nuestro boletín

Artículos Relacionados