Por Canuto  

TSMC prueba una nueva tecnología de empaquetado basada en paneles rectangulares para responder a la demanda de inteligencia artificial y competir directamente con Intel.
***

  • CoPoS reemplaza los wafers circulares de 300 mm por paneles rectangulares de 310 × 310 mm.
  • La producción piloto habría comenzado en junio de 2026, pero la fabricación masiva no llegaría antes de 2028 o 2029.
  • La tecnología busca aliviar el cuello de botella de CoWoS, cuya capacidad está reservada hasta 2027, y disputar terreno a EMIB de Intel.

TSMC, el mayor fabricante de chips del mundo, desarrolla una nueva tecnología de empaquetado para responder a la demanda creciente de procesadores orientados a inteligencia artificial. El proyecto, denominado CoPoS, plantea sustituir los wafers circulares tradicionales por paneles rectangulares más grandes.

La compañía busca aprovechar mejor cada lote de producción y fabricar paquetes de chips de mayor tamaño. El movimiento también representa una respuesta directa a la tecnología EMIB de Intel, una de las alternativas más relevantes dentro del empaquetado avanzado.

El empaquetado cumple una función decisiva en los procesadores modernos. Esta etapa conecta distintos componentes y permite integrar chips de memoria, unidades de procesamiento y otros elementos en un mismo paquete de alto rendimiento.

La presión sobre esta industria aumentó por la expansión de los centros de datos para inteligencia artificial. Las empresas tecnológicas necesitan aceleradores más grandes y potentes, mientras los fabricantes enfrentan límites de capacidad en sus líneas de producción.

La información fue divulgada por Cryptobriefing, que citó reportes relacionados con la industria de semiconductores. Según esos datos, TSMC ya habría iniciado pruebas de su nuevo enfoque en Taiwán.

De los wafers circulares a los paneles rectangulares

El cambio central de CoPoS consiste en abandonar el formato circular de los wafers de 300 milímetros. Los chips suelen tener formas cuadradas o rectangulares, por lo que el material situado en los bordes de cada wafer no puede utilizarse con la misma eficiencia.

La propuesta de TSMC parte de paneles rectangulares de 310 × 310 milímetros. Esa geometría permitiría aumentar el área aprovechable por unidad de producción y reducir el desperdicio asociado con los espacios curvos de los wafers tradicionales.

CoPoS significa Chip-on-Panel-on-Substrate, una arquitectura que coloca los chips sobre un panel y después los integra con un sustrato. El diseño está pensado para paquetes con múltiples componentes y mayores exigencias de conectividad.

La plataforma avanzada actual de TSMC se conoce como CoWoS, abreviatura de Chip-on-Wafer-on-Substrate. Este sistema se convirtió en una referencia para chips de alto rendimiento y tiene un papel importante en los procesadores gráficos utilizados por los centros de datos.

Las GPU para centros de datos de Nvidia dependen en gran medida de CoWoS. Sin embargo, la capacidad disponible de esa plataforma está reservada por completo hasta 2027, una situación que limita la velocidad con la que la industria puede ampliar su infraestructura de inteligencia artificial.

Una respuesta al cuello de botella y a Intel

TSMC plantea CoPoS como una vía de alivio para ese cuello de botella. Al utilizar paneles más grandes y rectangulares, la empresa pretende mejorar las condiciones económicas de los paquetes destinados a procesadores de IA cada vez más voluminosos.

La compañía también estudia el uso de sustratos de vidrio en esta tecnología. Frente a los sustratos orgánicos convencionales, el vidrio podría aportar mejoras en rendimiento y eficiencia de costos, aunque la noticia no detalla las especificaciones finales de esa alternativa.

La rivalidad con Intel añade una dimensión estratégica al desarrollo. La plataforma EMIB, sigla de Embedded Multi-die Interconnect Bridge, representa la alternativa más creíble a la posición dominante de TSMC en el empaquetado avanzado.

Intel ya atrae algunos proyectos de diseño dentro de esta competencia. MediaTek, por ejemplo, ha sido reportada como una empresa que analiza tanto la plataforma CoWoS de TSMC como EMIB de Intel, con el objetivo de diversificar sus opciones tecnológicas.

La producción piloto de CoPoS habría comenzado alrededor de junio de 2026 en la planta Longtan de VisEra, en Taiwán. La fabricación masiva no se espera antes de la segunda mitad de 2028 y podría retrasarse hasta 2029.

Impacto potencial en la inteligencia artificial y las criptomonedas

El avance llega en un momento de demanda intensa por parte de los hiperescaladores. Microsoft, Google y Amazon necesitan grandes volúmenes de hardware para operar servicios de inteligencia artificial, y el empaquetado se convirtió en uno de los puntos críticos de esa expansión.

Una mayor capacidad de empaquetado no resolvería por sí sola todos los problemas de la cadena de suministro. No obstante, permitiría reducir una de las restricciones que frenan la fabricación de aceleradores y sistemas especializados para centros de datos.

La noticia también puede tener efectos indirectos sobre la minería de criptomonedas. Los equipos de minería compiten, en algunos segmentos, por acceso a componentes avanzados y a la capacidad industrial que impulsa la producción de hardware de cómputo.

El vínculo no significa que CoPoS esté diseñado específicamente para mineros de criptomonedas. Su objetivo principal son los chips de inteligencia artificial, aunque cualquier cambio en la disponibilidad y el costo de los componentes puede extenderse a otros mercados tecnológicos.

El aumento de la eficiencia por panel podría modificar la economía de fabricación a largo plazo. Aun así, ese efecto dependerá del rendimiento real de la tecnología, de su escalamiento industrial y de la demanda que exista cuando comience la producción masiva.

Una transición con resultados todavía pendientes

TSMC conserva una posición sólida gracias a CoWoS y a la relación con grandes clientes tecnológicos. La reserva de capacidad hasta 2027 demuestra la magnitud de la demanda, pero también expone la necesidad de crear alternativas para evitar nuevas limitaciones.

CoPoS representa una apuesta de largo plazo, no una solución inmediata. Las pruebas piloto comenzaron en 2026, mientras la producción masiva solo se contempla para la segunda mitad de 2028 o para 2029.

El calendario ofrece a Intel una oportunidad para fortalecer EMIB y atraer más clientes. La evaluación paralela de MediaTek muestra que los fabricantes de chips podrían preferir una estrategia de diversificación frente a la dependencia de una sola plataforma.

El uso de paneles rectangulares también plantea retos técnicos. La noticia no especifica cuáles serán los obstáculos de rendimiento, rendimiento por lote o control de calidad, por lo que todavía no es posible medir con precisión la ventaja final de CoPoS.

Por ahora, el desarrollo confirma que la competencia por la inteligencia artificial no ocurre únicamente en el diseño de GPU o en la capacidad de los centros de datos. También se libra en las técnicas que permiten ensamblar más componentes, aprovechar mejor los materiales y producir paquetes de mayor tamaño.

Imagen original de DiarioBitcoin, creada con inteligencia artificial, de uso libre, licenciada bajo Dominio Público.

Este artículo fue escrito por un redactor de contenido de IA y revisado por un editor humano para garantizar calidad y precisión.


ADVERTENCIA: DiarioBitcoin ofrece contenido informativo y educativo sobre diversos temas, incluyendo criptomonedas, IA, tecnología y regulaciones. No brindamos asesoramiento financiero. Las inversiones en criptoactivos son de alto riesgo y pueden no ser adecuadas para todos. Investigue, consulte a un experto y verifique la legislación aplicable antes de invertir. Podría perder todo su capital.

Suscríbete a nuestro boletín

Artículos Relacionados