Reportes sobre Venice-X, el próximo procesador de AMD para cargas de computación de alto rendimiento, apuntan a una configuración de hasta 96 núcleos y 1.152 MB de caché L3. Las cifras de frecuencia máxima varían entre las publicaciones y AMD aún no ha confirmado las especificaciones finales. La llegada se sitúa en la segunda mitad de 2027, con una plataforma que admitiría PCIe 6.0 y hasta 1,6 TB/s de ancho de banda de memoria por zócalo.
***
- Los reportes describen Venice-X como una variante EPYC con 3D V-Cache orientada a cargas de HPC, incluidas tareas de diseño y verificación de chips.
- Las especificaciones publicadas apuntan a hasta 96 núcleos, 192 hilos y 1.152 MB de caché L3; las estimaciones de frecuencia máxima no coinciden.
- La llegada se sitúa en la segunda mitad de 2027, pero faltan datos oficiales sobre frecuencia base, consumo y modelos.
⚙️ AMD perfila Venice-X con hasta 96 núcleos
Los reportes le atribuyen 1.152 MB de caché L3 y hasta 192 hilos. La frecuencia máxima publicada varía entre 5,15 y 5,3 GHz.
Su llegada se estima para la segunda mitad de 2027. AMD aún no confirma las especificaciones finales ni hay… pic.twitter.com/XHsiJXDfT1
— Diario฿itcoin (@DiarioBitcoin) November 12, 2026
AMD perfila Venice-X con 96 núcleos y hasta 1.152 MB de caché para HPC
Reportes sobre Venice-X describen una próxima variante EPYC de AMD con 3D V-Cache, dirigida a cargas de computación de alto rendimiento (HPC). Las especificaciones difundidas apuntan a hasta 96 núcleos, 192 hilos y 1.152 MB de caché L3. Las publicaciones no coinciden en la frecuencia máxima: algunas mencionan hasta 5,3 GHz y otras sitúan el impulso en torno a 5,15 GHz.
La llegada del procesador se ubica en la segunda mitad de 2027, según Tom’s Hardware. AMD todavía no ha confirmado las cifras finales ni ha detallado, según la información disponible, la frecuencia base, el consumo o la cantidad de modelos. Por eso, los números publicados deben entenderse como especificaciones reportadas, no como una ficha técnica definitiva.
El regreso de la caché apilada a la línea EPYC
3D V-Cache apila memoria caché adicional sobre el procesador para ofrecer una reserva mayor de datos de acceso rápido. En cargas de HPC, esa capacidad puede ser importante cuando el trabajo consulta repetidamente grandes conjuntos de información. El rendimiento final, sin embargo, también depende de la aplicación, la configuración del sistema y otros factores que los reportes sobre Venice-X no detallan.
Venice-X marcaría el regreso de esta tecnología a los procesadores de centros de datos tras Genoa-X, lanzado en 2023, de acuerdo con la cronología incluida en la información de origen. La generación siguiente no tuvo un modelo Turin-X, lo que dejaría una pausa de cuatro años entre Genoa-X y la llegada prevista de Venice-X.
Las cifras reportadas sitúan a Venice-X en una configuración máxima de 96 núcleos y 192 hilos, igual que el EPYC 9684X de Genoa-X. También se le atribuyen 1.152 MB de caché L3. La comparación de frecuencia depende de cuál de las estimaciones publicadas se tome: Tom’s Hardware menciona 5,15 GHz, mientras que otros reportes hablan de hasta 5,3 GHz. AMD no ha confirmado cuál será el valor final.
La comparación histórica ayuda a entender el cambio de énfasis. El EPYC 7773X de Milan-X ofrecía 64 núcleos y 128 hilos, 768 MB de caché L3 y hasta 3,5 GHz, mientras que el Genoa-X 9684X alcanzaba 96 núcleos y 192 hilos, 1.152 MB y 3,7 GHz. Venice-X buscaría conservar la capacidad de caché de este último y elevar la frecuencia, aunque las cifras definitivas siguen pendientes.
Frecuencia, memoria y conectividad para HPC
En generaciones anteriores, los modelos EPYC con sufijo X tenían frecuencias de impulso menores que otros procesadores estándar de su familia. Milan podía llegar a 4,1 GHz y Genoa a 4,4 GHz en versiones no X, mientras los modelos con caché apilada quedaban por debajo. Las frecuencias atribuidas a Venice-X en los reportes sugieren un cambio, pero la compañía no ha publicado una especificación definitiva que permita confirmar la comparación.
La propuesta consistiría en reunir en un mismo procesador una caché amplia y una frecuencia elevada, dos características que las cargas internas de HPC de AMD utilizaban hasta ahora en distintos chips. El planteamiento apunta a trabajos sensibles tanto al acceso a datos como al reloj, aunque no se han publicado pruebas de rendimiento específicas de Venice-X que permitan medir su ventaja en aplicaciones concretas.
Los datos divulgados sobre la plataforma SP7 asociada a Venice indican hasta 96 carriles PCIe 6.0 y una configuración de hasta 16 canales de memoria. También se mencionan módulos MRDIMM con velocidades de hasta 12.800 MT/s y un ancho de banda de hasta 1,6 TB/s por zócalo. Estas cifras corresponden a las capacidades atribuidas a la plataforma y no equivalen, por sí solas, a una medición de rendimiento de Venice-X.
El consumo eléctrico de los modelos Venice-X sigue sin estar confirmado. Aunque se ha mencionado un rango de 400 a 600 vatios entre las posibles configuraciones de Venice, la información disponible no establece que ese rango corresponda a Venice-X. Tampoco se conocen sus modelos comerciales ni la frecuencia base.
Las cargas internas de AMD y los datos de rendimiento
Phil Steinke, Fellow de AMD, explicó que la compañía utiliza su propia flota de HPC para analizar cargas de diseño electrónico automatizado (EDA), caracterizar su rendimiento y optimizar procesadores EPYC y software de sus socios. Según la información difundida sobre sus declaraciones, más de la mitad de la capacidad de cómputo de esa flota se destina a verificación funcional, una tarea que simula la lógica de los diseños de chips.
El ejecutivo describió esas simulaciones como un trabajo continuo, ejecutado durante todo el año con herramientas como Cadence Xcelium. AMD mostró una prueba interna en la que una carga terminó un 40% más rápido con 3D V-Cache y alcanzó cerca del doble de instrucciones por ciclo. No se identificaron los procesadores comparados ni la aplicación exacta, por lo que el resultado no constituye una medición pública de Venice-X.
Steinke dijo que la compañía busca pasar de una flota que combina procesadores de alta frecuencia y modelos con 3D V-Cache a una solución que reúna ambas cualidades. Atribuyó la separación anterior a que los modelos con mayor caché tendían a priorizar la capacidad, mientras que las versiones de alta frecuencia favorecían el reloj. La expectativa es que Venice-X reduzca ese compromiso en algunas cargas internas de AMD.
La compañía también compartió comparaciones de HPC entre su EPYC 9686F de alta frecuencia y el Xeon 6980P de Intel. En las pruebas citadas por AMD, el 9686F fue 1,6 veces más rápido en varias cargas, incluida dinámica de fluidos computacional, aun con 32 núcleos menos. Esos resultados corresponden al 9686F y no deben confundirse con pruebas de Venice-X, para el que no se han publicado benchmarks.
Qué falta por confirmar antes del lanzamiento
Tom’s Hardware informó que también probó el EPYC 9686F junto con el EPYC 9996 y describió resultados sólidos en algunas de sus propias cargas HPC. En una configuración de dos procesadores, el 9686F completó una simulación compleja de hidrodinámica en cerca de un tercio del tiempo de un único Xeon 6980P. La publicación advirtió que CloverLeaf es sensible a la latencia y que la prueba no comparó configuraciones equivalentes.
AMD indicó además que utiliza MEXT, una tecnología de memoria flash impulsada por IA que busca ampliar la memoria disponible para sus cargas de EDA. Steinke señaló que la compañía mantendrá su uso al implementar Venice-X, aunque la información difundida no especifica qué capacidad añadirá ni cómo se traducirá en mejoras medibles para cada aplicación.
Los reportes sitúan el lanzamiento de Venice-X en la segunda mitad de 2027. También describen a Verano como otro procesador previsto para ese año y orientado a cargas de alta frecuencia, pero se trata de una iniciativa distinta y no debe confundirse con las especificaciones atribuidas a Venice-X.
Por ahora, las cifras más destacadas asociadas a Venice-X son los 96 núcleos y los 1.152 MB de caché L3. La frecuencia máxima reportada varía entre publicaciones y AMD aún debe confirmar las especificaciones. La evaluación de su impacto tendrá que esperar a que se conozcan los modelos, la frecuencia base, el consumo y pruebas reproducibles en las cargas HPC para las que se diseña la familia.
Imagen original de DiarioBitcoin, creada con inteligencia artificial, de uso libre, licenciada bajo Dominio Público.
Este artículo fue escrito por un redactor de contenido de IA y revisado por un editor humano para garantizar calidad y precisión.
ADVERTENCIA: DiarioBitcoin ofrece contenido informativo y educativo sobre diversos temas, incluyendo criptomonedas, IA, tecnología y regulaciones. No brindamos asesoramiento financiero. Las inversiones en criptoactivos son de alto riesgo y pueden no ser adecuadas para todos. Investigue, consulte a un experto y verifique la legislación aplicable antes de invertir. Podría perder todo su capital.
Suscríbete a nuestro boletín
Artículos Relacionados
Europa
ARTE.TV: una filtración alegada expone más de 604.000 correos, aún sin verificar
Empresas
Quanta alcanza ingresos récord, pero el margen bruto cae al 4,75%
IA
Japón evalúa sanciones legales más duras para desarrolladores de IA avanzada
Biohacking
