IBM presenta el primer chip sub-1 nm y empuja la industria hacia la era angstrom

IBM aseguró haber dado un paso histórico en semiconductores al presentar la primera tecnología de chip sub-1 nanómetro del mundo. La compañía afirma que su nuevo diseño 3D nanostack, en el nodo de 0,7 nm, podría extender el escalado del silicio durante la próxima década y reforzar la infraestructura que alimenta la IA, la nube y la computación avanzada.
***

• IBM presentó una tecnología de chip sub-1 nm con nodo de 0,7 nm, también descrito como 7 ángstroms.
• El nuevo diseño integraría casi 100 mil millones de transistores en un chip del tamaño de una uña, casi el doble frente al chip de 2 nm anunciado en 2021.
• La empresa proyecta hasta 50% más rendimiento o 70% más eficiencia energética frente a sus chips de 2 nm, con una posible ruta a producción en unos 5 años.

IBM lleva la carrera del silicio por debajo de 1 nanómetro

IBM anunció el 25 de junio de 2026 la primera tecnología de chip sub-1 nanómetro del mundo, un avance con el que busca empujar a la industria de semiconductores hacia la llamada era angstrom. El anuncio fue realizado desde Yorktown Heights, Nueva York.

La compañía describió el desarrollo como un hito para una industria que se enfrenta cada vez más a los límites físicos del escalado tradicional. En este caso, la firma presentó una arquitectura de transistor en el nodo de 0,7 nm, equivalente a 7 ángstroms.

Para el lector no especializado, los semiconductores son la base del hardware moderno que mueve desde centros de datos hasta teléfonos, electrodomésticos, redes de comunicación y sistemas de transporte. Por eso, cualquier salto en densidad, eficiencia o rendimiento tiene efectos potenciales sobre múltiples industrias.

IBM afirmó que su nuevo chip integra casi 100 mil millones de transistores en una superficie del tamaño de una uña. Esa cifra representa casi el doble de la densidad que la empresa mostró con su chip de 2 nm, presentado en 2021.

Según la compañía, el prototipo demuestra que todavía pueden lograrse mejoras significativas en rendimiento y eficiencia, incluso cuando las dimensiones de los componentes se acercan a escalas atómicas. Ese punto es central en un momento en que el sector debate cuánto espacio real queda para seguir miniaturizando.

Qué promete el nuevo chip de 0,7 nm

IBM sostiene que la nueva tecnología podría ofrecer hasta 50% más de rendimiento o hasta 70% más de eficiencia energética frente a sus chips de nodo de 2 nm. La empresa vinculó esa mejora a aplicaciones como IA generativa, infraestructura en la nube y electrónica de próxima generación.

La idea no es menor para el mercado tecnológico. En la práctica, más rendimiento implica procesar más cargas de trabajo con chips de tamaño comparable, mientras que una mayor eficiencia energética reduce consumo y calor, dos factores críticos en centros de datos e infraestructura de IA.

Jay Gambetta, director de IBM Research y fellow de IBM, afirmó que el avance empuja la computación más allá de la era del nanómetro y hacia una escala cercana al tamaño de los átomos. También sostuvo que la empresa no solo está haciendo transistores más pequeños, sino reinventando la manera en que se construyen los chips.

En su declaración, Gambetta dijo que la nueva arquitectura nanostack permite entregar mucha más potencia y eficiencia energética. Añadió que esta innovación continúa el legado de IBM en tecnologías de próxima generación y establece la base para una nueva era de la computación.

En un contexto de fuerte demanda de cómputo para IA, estos avances también tienen implicaciones de competencia industrial y geopolítica. La capacidad de sostener el progreso del silicio sigue siendo un factor clave para empresas de nube, fabricantes de hardware, defensa e infraestructura crítica.

Nanostack, la apuesta 3D con la que IBM busca prolongar el escalado

El corazón del anuncio es una nueva arquitectura de transistor llamada nanostack. IBM la describió como el primer diseño tridimensional de nanosheet conocido en la industria y como un paso importante más allá de la tecnología nanosheet actual, también atribuida por la empresa a su propia línea de innovación.

La lógica detrás del diseño consiste en apilar y desplazar verticalmente los transistores mediante integración secuencial 3D. Con ello, se busca empaquetar más transistores dentro del chip sin depender únicamente de una reducción plana de dimensiones.

IBM explicó además que esta estructura permite usar distintas combinaciones de materiales en cada capa apilada. Eso abriría la puerta a optimizar de forma independiente el rendimiento y la eficiencia energética de cada transistor dentro de la misma arquitectura.

La compañía aseguró haber validado experimentalmente la arquitectura nanostack mediante unión dieléctrica ultradelgada en integración CMOS, demostración de capacidad de ingeniería de doble canal y operación funcional de un inversor CMOS con el rendimiento de conmutación esperado.

En conjunto, esos resultados son relevantes porque, según IBM, confirman que la tecnología puede construirse físicamente y soportar computación real. En otras palabras, el anuncio no se limita a una idea teórica, sino a una demostración técnica que busca probar viabilidad de fabricación y funcionamiento.

Memoria, IA y la presión por mover más datos

IBM también presentó resultados adicionales en VLSI 2026 sobre la capacidad de la arquitectura nanostack para mejorar la SRAM. De acuerdo con la empresa, sus investigadores mostraron que el diseño logra un escalado de 40% en esa memoria.

La SRAM es un componente clave dentro de los chips modernos porque almacena datos de acceso muy rápido, fundamentales para alimentar procesadores de alto desempeño. En especial para IA, una mejora en memoria puede ser tan importante como un salto en lógica, ya que reduce cuellos de botella internos.

La empresa sostuvo que este avance permitiría a los diseñadores fabricar chips mucho más eficientes y, al mismo tiempo, responder a las altas demandas de datos de cargas avanzadas de inteligencia artificial. Ese detalle conecta el anuncio con el principal motor comercial del sector en la actualidad.

Desde una perspectiva más amplia, la carrera por chips de IA ya no depende solo de más transistores. También exige mejorar memoria, interconexión, materiales, herramientas de litografía y consumo energético, porque el costo total de operar grandes modelos crece con rapidez.

Por eso, el valor del anuncio no está solo en haber cruzado la barrera simbólica del sub-1 nm. También reside en la promesa de integrar más capacidad de cómputo y memoria útil dentro de restricciones físicas y energéticas cada vez más duras.

La era angstrom y el reto de fabricar a escala extrema

IBM señaló que, con esta estructura, la tecnología lógica puede extenderse por primera vez por debajo del nodo de 1 nm. La empresa afirma así un paso hacia la era de escalado a nivel de ángstrom, donde las dimensiones se acercan al tamaño de átomos individuales.

La compañía recordó además que los nodos de transistor ya no describen una dimensión física exacta, sino una generación de tecnología de fabricación. Aun así, sostuvo que su tecnología de 0,7 nm, o 7 ángstroms, muestra que el escalado continuo todavía es posible.

Este matiz es importante porque en la industria los nombres de nodo funcionan también como referencia comercial y tecnológica. No equivalen necesariamente a una medida única y directa de cada rasgo físico del transistor, aunque sí resumen avances de densidad, eficiencia y proceso.

IBM proyecta que su nueva arquitectura nanostack puede sostener al menos una década más de escalado en su hoja de ruta de semiconductores. Esa afirmación apunta a tranquilizar a un sector que lleva años anticipando una desaceleración más marcada del progreso en miniaturización.

La empresa también dijo que ve un camino para la adopción más temprana de nanostack en el nodo sub-1 nm y que existe una posibilidad de llegar a producción en tan solo los próximos 5 años. Esa previsión, sin embargo, dependerá de herramientas, rendimientos de fabricación y coordinación con socios industriales.

Albany, ASML y la infraestructura detrás del próximo salto

IBM enmarcó este desarrollo dentro de décadas de liderazgo en investigación y desarrollo de semiconductores. La firma recordó su historial en la evolución de chips para sistemas de computación, desde los primeros semiconductores de la década de 1960 hasta el chip de 2 nm presentado previamente.

El trabajo se realiza junto con socios en una instalación de investigación de semiconductores en Albany, Nueva York. Ese centro pronto albergará una herramienta de litografía de ultravioleta extremo de alta apertura numérica, conocida como High NA EUV.

Desarrollada por ASML, esa tecnología permite imprimir circuitos con una precisión extremadamente alta. IBM la considera esencial para el futuro de la escalabilidad lógica y para la fabricación de chips más pequeños y potentes.

La empresa detalló que ya trabaja con Lam Research Corp., Tokyo Electron y SCREEN Semiconductor Solutions en nuevos procesos y herramientas de High NA EUV. Según el comunicado difundido por IBM, esa colaboración ya produjo dispositivos funcionales.

Este aspecto revela que la carrera sub-1 nm no depende solo de una idea de diseño. También exige ecosistemas completos de materiales, litografía, deposición, grabado, metrología y empaquetado avanzado, todos ellos con enormes barreras de entrada y alto peso estratégico.

Un anuncio que también se conecta con cuántica y soberanía tecnológica

IBM añadió en su comunicado que recientemente anunció un plan para formar Anderon, descrita como la primera fundición cuántica pura del mundo. La nueva entidad sería una empresa independiente de IBM.

La compañía indicó que Anderon se apoyará en su experiencia en computación cuántica y semiconductores. El objetivo planteado es ayudar a posicionar a Estados Unidos para fabricar la mayor parte de las obleas cuánticas del mundo.

Aunque el anuncio de Anderon es distinto del nuevo chip sub-1 nm, ambos movimientos muestran una estrategia más amplia. IBM intenta reforzar su papel tanto en la frontera del silicio clásico como en plataformas emergentes de computación cuántica.

Para sectores como IA, nube, blockchain empresarial y análisis financiero, la relevancia de estos avances radica en su impacto indirecto sobre capacidad de cómputo, costos energéticos y ritmos de innovación. Una mejora sostenida en semiconductores sigue siendo uno de los cimientos del progreso digital.

En ese sentido, el anuncio de IBM no implica que los chips sub-1 nm lleguen mañana al mercado masivo. Pero sí sugiere que la industria aún ve espacio para avanzar en rendimiento y eficiencia, incluso cuando fabricar a escala atómica parece cada vez más complejo.

ADVERTENCIA: DiarioBitcoin ofrece contenido informativo y educativo sobre diversos temas, incluyendo criptomonedas, IA, tecnología y regulaciones. No brindamos asesoramiento financiero. Las inversiones en criptoactivos son de alto riesgo y pueden no ser adecuadas para todos. Investigue, consulte a un experto y verifique la legislación aplicable antes de invertir. Podría perder todo su capital.

Suscríbete a nuestro boletín